Utilize este link para identificar ou citar este item: https://bdm.unb.br/handle/10483/32224
Arquivos neste item:
Arquivo Descrição TamanhoFormato 
2021_HachidHabidCury_tcc.pdf6,57 MBAdobe PDFver/abrir
Registro completo
Campo Dublin CoreValorLíngua
dc.contributor.advisorMuñoz Arboleda, Daniel Mauricio-
dc.contributor.authorCury, Hachid Habib-
dc.identifier.citationCURY, Hachid Habib. Implementação de uma FFT em FPGA para processamento de sinais phase-OTDR aplicado em sensores de aceleração distribuídos. 2021. 79 f., il. Trabalho de Conclusão de Curso (Bacharelado em Engenharia Eletrônica) — Universidade de Brasília, Brasília, 2021.pt_BR
dc.descriptionTrabalho de Conclusão de Curso (graduação) — Universidade de Brasília, Faculdade UnB Gama, 2021.pt_BR
dc.description.abstractSensores de fibra óptica distribuídos possuem a tecnologia chave para o desenvolvimento de estruturas inteligentes, uma vez que são capazes de aferir diversos parâmetros como temperatura, vibração, tensão mecânicas e podem ser totalmente integrados aos materiais da estrutura. Com o objetivo de obter a frequência de vibração para o monitoramento da saúde estrutural, foi proposto o desenvolvimento de um módulo em hardware reconfigurável para cálculo da transformada de Fourier dos sinais obtidos. No presente trabalho é abordado o desenvolvimento de um módulo FFT em ponto flutuante, baseado no algorítimo Cooley–Tukey de base 2 (Radix-2), desenvolvido para o processamento de sinais em um SoC FPGA. As multiplicações complexas em ponto flutuante serão efetuadas utilizando o algorítimo CORDIC para economia de hardware, e a unidade de geração de endereço pode ser configurada para o cálculo de uma FFT de 16 a 2048 pontos, a fim de englobar um número maior de sinais. O envio de dados entre o processador e o módulo desenvolvido utiliza o protocolo AXI-Stream com DMA, para leitura e escrita rápida da memória DDR. Utilizou-se de recursos do FPGA 13146 LUTs, 6256 FFs e 4,5 BRAMs, o dispositivo escolhido foi uma ZedBoard da família Zynq-7000 da Xilinx, a qual conta comum processador ARM Cortex-A9, dual-core e uma arquitetura de FPGA Artix-7.pt_BR
dc.rightsAcesso Abertopt_BR
dc.subject.keywordProcessamento de sinais - técnicas digitaispt_BR
dc.subject.keywordSensores em fibra ópticapt_BR
dc.titleImplementação de uma FFT em FPGA para processamento de sinais phase-OTDR aplicado em sensores de aceleração distribuídospt_BR
dc.typeTrabalho de Conclusão de Curso - Graduação - Bachareladopt_BR
dc.date.accessioned2022-10-05T14:38:35Z-
dc.date.available2022-10-05T14:38:35Z-
dc.date.submitted2021-05-21-
dc.identifier.urihttps://bdm.unb.br/handle/10483/32224-
dc.language.isoPortuguêspt_BR
dc.rights.licenseA concessão da licença deste item refere-se ao termo de autorização impresso assinado pelo autor que autoriza a Biblioteca Digital da Produção Intelectual Discente da Universidade de Brasília (BDM) a disponibilizar o trabalho de conclusão de curso por meio do sítio bdm.unb.br, com as seguintes condições: disponível sob Licença Creative Commons 4.0 International, que permite copiar, distribuir e transmitir o trabalho, desde que seja citado o autor e licenciante. Não permite o uso para fins comerciais nem a adaptação desta.pt_BR
dc.description.abstract1Distributed fiber optic sensors have the key technology to develop an intelligent structures, since they are capable of measuring various parameters such as temperature, vibration, mechanical stress and can be fully integrated with the materials of the structure. In order to obtain the frequency of vibration to the monitoring of structural health, itwas proposed to develop a module in reconfigurable hardware for calculating the Fourier transform of the obtained signals. This work discusses the development of a floating point FFT module, based on the Cooley - Tukey base 2 (Radix-2) algorithm, developed for signal processing in an FPGA SoC. Complex floating point multiplications performed using the CORDIC algorithm for hardware savings, and an address generation unit can be configured to calculate an FFT from 16 to 2048 points, in order to encompass a greater number of signals. The sending of data between the processor and the developed module uses the AXI-Stream protocol with DMA, for fast reading and writing of the DDR memory. Utilizing the features of the FPGA 13146 LUTs, 6256 FFs and 4.5 BRAMs, the chosen device was a ZedBoard from the Zynq-7000 family from Xilinx, a qualified ARMCortex-A9 processor, dual-core and an Artix-7 FPGA architecture.pt_BR
Aparece na Coleção:Engenharia Eletrônica



Todos os itens na BDM estão protegidos por copyright. Todos os direitos reservados.