Utilize este link para identificar ou citar este item: https://bdm.unb.br/handle/10483/6850
Arquivos neste item:
Arquivo Descrição TamanhoFormato 
2013_EveraldoDiniz_FelipeDemarchi.pdf4,12 MBAdobe PDFver/abrir
Título: Desenvolvimento de um sistema para auxílio à locomoção de deficientes visuais através da implementação em arquiteturas reconfiguráveis da transformada Census para estimação de distância usando visão estéreo
Autor(es): Diniz, Everaldo Henrique
Demarchi, Felipe Medeiros
Orientador(es): Muñoz Arboleda, Daniel Mauricio
Assunto: Visão por computador
Deficientes visuais
VHDL (Linguagem descritiva de hardware)
Hardware
Software - desenvolvimento
Data de apresentação: 12-Dez-2013
Data de publicação: 21-Jan-2014
Referência: DINIZ, Everaldo Henrique; DEMARCHI, Felipe Medeiros. Desenvolvimento de um sistema para auxílio à locomoção de deficientes visuais através da implementação em arquiteturas reconfiguráveis da transformada Census para estimação de distância usando visão estéreo. 2013. 81 f., il. Monografia (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2013.
Resumo: Este trabalho propõe um sistema de auxílio para deficientes visuais no intuito de aumentar a independência e gerar uma melhor qualidade de vida. O sistema está baseado no cálculo de correspondências e disparidades entre duas imagens estereoscópicas, para o qual foi usada a transformada Census e o cálculo da distância de Hamming visando estimar a distância frontal até os obstáculos. O sistema proposto está composto por um par de câmeras e um dispositivo FPGA (Field Programmable Gate Array) que acelera a execução dos algoritmos envolvidos. Uma ferramenta de geração automática de código VHDL foi construída no intuito de acelerar o tempo de desenvolvimento da implementação das arquiteturas de hardware para diferentes tamanhos de imagem usando máscaras de 3x3, 5x5, 7x7, 9x9 e 11x11 pixels. Todas as arquiteturas foram sintetizadas e um estudo de escalabilidade em termos de consumo de recursos foi realizado. Os resultados de síntese demonstram que as arquiteturas de hardware são eficientemente mapeadas em dispositivos FPGA comerciais, alcançando uma frequência de operação de 180MHz aproximadamente. Duas memorias ROM, uma para cada imagem, foram instanciadas visando emular o fluxo de pixels das câmeras esquerda e direita, e simulações comportamentais foram realizadas no intuito de verificar o comportamento lógico das arquiteturas. A mesma técnica foi implementada em hardware e software e a comparação numérica entre as implementações demonstram a eficiência das arquiteturas propostas, além disso, é possível concluir que as arquiteturas propostas apresentam resultados eficientes em termos da qualidade do mapa de disparidade. Um fator de aceleração de 211 vezes foi alcançado para o cálculo do mapa de disparidade se comparado com uma implementação em software usando um Desktop convencional Intel Core i7 operando a 3.4 GHz. É importante ressaltar que a utilização da transformada Census básica acrescenta ruído no processo de cálculo de correspondência entre as imagens e que a utilização das transformadas modificadas melhoram a performance dos resultados.
Abstract: This work proposes a system to help visually impaired people in order to improve their independence and quality of life. The system is based on the disparity map computation between two stereoscopic images and uses the Census transform and the Hamming distance for estimating the distance between the system and the obstacles. The proposed system is composed of a stereoscopic system and a FPGA (Field Programmable Gate Array) which accelerates the execution time of the involved algorithms. In this work a VHDL code generator was created for implementing the hardware architectures for different images sizes and mask sizes of 3x3, 5x5, 7x7 and 9x9 pixels. All the hardware architectures were synthesized and a scalability analysis in terms of hardware resources consumption was provided. Synthesis results demonstrates that the hardware architectures are efficiently mapped on commercial FPGA devices, achieving an operational frequency of 180MHz approximately. Two ROM memories, one for each image, were instantiated in order to emulate the stream of pixels from the left and right cameras and behavioural simulations were performed in order to verify the logic implementation of the architectures. Numerical comparisons between hardware and software implementations demonstrated the effectiveness of the proposed architectures. A speed up factor of 211 times was achieved for computing the disparity map between two images if compared with a software implementation using a Desktop solution Intel Core i7 operating at 3.4 GHz.
Informações adicionais: Monografia (graduação)—Universidade de Brasília, Faculdade UnB Gama, 2013.
Aparece na Coleção:Engenharia Eletrônica



Este item está licenciado na Licença Creative Commons Creative Commons