Implementação em FPGA da camada convolucional de um algoritmo de redes neurais para um módulo estimador da frequência cardíaca fetal

Abstract

A necessidade de identificar padrões em sinais com alta confiabilidade vem crescendo de forma exponencial, devido à enorme quantidade de dados dispostos no mundo atual. A aplicação de Redes Neurais Artificiais para atingir esse objetivo é crescente e a redução no custo de implantação é constante à medida em que se popularizam ferramentas computacionais que permitem a inserção de novas técnicas para solução de problemas complexos.Devido ao alto custo computacional da implementação das redes neurais, torna-se necessária a abordagem de aceleração de algoritmos com FPGA (Field Programmable Gate Arrays, onde a parte com maior exigência de processamento é executada em hardware. Por meio deste embasamento, este trabalho apresenta o conceito de aceleração de algoritmos por meio da implementação em FPGA da primeira camada convolucional de uma Rede Neural Convolucional, que estima o ECG fetal (fECG) em um sinal de ECG abdominal(aECG). O projeto da camada convolucional em FPGA mostrou-se 5.85 vezes mais rápido do que o modelo em software executado no microprocessador ARM-Zynq. Também foi avaliado a eficiência de cálculo da convolução, que mostrou um um erro médio quadrático calculado de apenas 0.000123 para os resultados entre hardware e software, usando uma representação aritmética de ponto flutuante de 27 bits e 32 bits, respectivamente. Os resultados satisfatórios obtidos neste trabalho confirmam a importância da aceleração em hardware de algoritmos de redes neurais convolucionais.